Le module VGAController

La documentation de la carte Basys3 présente des explications détaillées sur le fonctionnement d’un écran VGA. Initialement, le standard VGA définissait des signaux adaptés au fonctionnement d’un écran cathodique. Pour des questions de compatibilité, de nombreux écrans LCD supportent encore ce standard, bien que leur principe de fonctionnement soit différent.

En résumé, la gestion de l’écran se passe comme si nous avions un écran de 800×525 pixels dans lequel il y aurait une partie visible de 640×480 (fond bleu sur l’image ci-dessous) et une partie invisible correspondant aux périodes de rafraîchissement (en noir et en gris).

Le module VGAController aura les ports suivants :

Les coordonnées x_o et y_o représentent la localisation du pixel courant au cours du balayage de l’écran. Elles seront gérées par deux compteurs en cascade : le compteur x_o comptera de 0 à 799 et sera mis à jour au rythme de l’horloge clk_i ; le compteur y_o comptera de 0 à 524 et sera mis à jour à chaque fois que x_o terminera un cycle de comptage.

La sortie blanking_o vaudra 1 lorsque les coordonnées courantes sortent de la région visible de l’écran (x_o ≥ 640 ou y_o ≥ 480). Les sorties hsync_n_o et vsync_n_o, en logique négative, produiront des impulsions pendant les périodes de rafraîchissement. Les tableaux ci-dessous spécifie les intervalles de temps à respecter :

Complétez le module VGAController de manière à réaliser ce comportement. Utilisez les constantes définies dans le fichier SquashCommon.v.

Simuler le fonctionnement du module VGAController

Dans la console Tcl de Vivado, exécutez les commandes suivantes :

1. Indiquer que le module VGAController est le module principal à simuler :

set_property top VGAController [get_filesets sim_1]

2. Démarrer la simulation :

launch_simulation
restart

3. Créer une horloge de fréquence 25 MHz (période 40 ns) :

add_force -repeat_every 40ns clk_i 0 0ns 1 20ns

4. Simuler pendant 17 millisecondes :

run 17ms

5. Après avoir observé les chronogrammes, fermer la session de simulation :

close_sim -force

Le module SquashDisplay

Créez une instance de VGAController dans le module SquashDisplay. Effectuez les connexions nécessaires, en déclarant les signaux manquants.

Déclarez et affectez un signal in_ball et un signal in_paddle indiquant si le pixel courant, de coordonnées (x, y), fait partie de la balle ou de la raquette. On rappelle ci-dessous les informations disponibles :

La sortie vga_rgb_o respectera le codage de couleurs suivant :

Affectez la sortie vga_rgb_o de manière à obtenir ce comportement :

• Pendant le rafraîchissement de l’écran, vga_rgb_o devra être à zéro.
• Quand le pixel de coordonnées (x, y) fait partie de la balle, affecter le code de la couleur blanche.
• Quand le pixel de coordonnées (x, y) fait partie de la raquette, affecter le code de la couleur jaune.
• Dans les autres cas, il s’agit d’un pixel du fond de l’écran. Il sera vert en cas de victoire (success_i), rouge en cas de défaire (game_over_i), et bleu le reste du temps.

Le module SquashCore

Complétez le module SquashCore en affectant toutes ses sorties. Pour les coordonnées de la balle et de la raquette, utilisez les coordonnées initiales définies dans SquashCommon.v. Pour game_over_o et success_o, vous pouvez tester différentes combinaisons en les reliant à des boutons :

Synthétiser le circuit

Configurer les optimisations

1. Ouvrez la fenêtre des paramètres de Vivado : Flow Navigator → Project Manager → Settings.

2. Dans la catégorie Synthesis, sous le titre Options, le champ Strategy propose une liste des stratégies d’optimisation disponibles à l’étape de synthèse logique du circuit. Choisissez la stratégie Flow RuntimeOptimized.

3. Dans la catégorie Implementation, sous le titre Options, modifiez le champ Strategy en choisissant également la stratégie Flow RuntimeOptimized.

Synthétiser et implémenter le circuit

Exécutez cette commande dans la console Tcl pour réduire la gravité de certains messages concernant les affectations de broches :

set_msg_config -id {Common 17-55} -new_severity {WARNING}

Générez le fichier binaire à charger dans le FPGA : Flow Navigator → Program and Debug → Generate Bitstream.

Vivado va enchaîner toutes les étapes d’analyse des fichiers sources, de synthèse logique, de placement et routage, pour terminer par la génération d’un fichier binaire à charger dans le FPGA.

À la fin des opérations, la boîte de dialogue Bitstream Generation Completed s’affiche. Choisissez Open Hardware Manager.

Configurer le FPGA

Vérifiez que l’interrupteur d’alimentation de votre carte Basys3 est en position OFF. Le cavalier situé à côté de l’interrupteur doit être en position USB.

Reliez le connecteur micro-USB de la carte à un port USB de votre PC. Mettez la carte sous tension.

En haut du panneau Hardware Manager, pressez Open target et choisissez Auto Connect.

Pressez ensuite Program Device.