Le bus I²C

Un bus I²C (Inter-IC Bus) est un bus série synchrone souvent utilisé pour échanger des données entre un microcontrôleur et un ou plusieurs périphériques. Dans le cadre de ce projet, il permettra à notre application de dialoguer avec un module capteur de température,

Maître et esclave I²C

Dans une communication I²C, le maître est le composant qui a l’initiative des communications. L’esclave répond aux demandes du maître.

Physiquement, un bus I²C est composé de deux signaux :

• Une ligne de données (SDA pour Serial Data), dont le rôle principal est de transporter les données entre les composants, un bit à la fois.
• Une ligne d’horloge (SCL pour Serial Clock) qui synchronise l’envoi et la réception des bits sur SDA.

C’est toujours le maître qui produit le signal d’horloge. Comme il n’y a qu’une ligne de données, le maître et l’esclave prennent alternativement le contrôle de SDA pour envoyer des données ou acquitter la réception d’un octet.

Le protocole I²C

Contrairement au bus SPI, un bus I²C peut interconnecter plusieurs maîtres et plusieurs esclaves. Chaque esclave possède une adresse sur 7 bits qui permet de l’identifier.

Au démarrage d’une trame I²C, le maître prend le contrôle des lignes SCL et SDA :

• Il produit un signal d’horloge sur SCL.
• Sur SDA, il transmet l’adresse du périphérique avec lequel il souhaite communiquer et indique s’il souhaite envoyer ou recevoir des données.

Ensuite, il peut utiliser SDA pour transmettre une séquence d’octets, ou libérer SDA pour laisser l’esclave lui transmettre des données. À la fin de chaque octet, le destinataire envoie un bit d’acquittement sur SDA.

Le protocole de communication est assez complexe à mettre en œuvre, d’abord à cause de la présence d’une seule ligne de données SDA qui a plusieurs rôles (signaler le démarrage ou l’arrêt d’une communication, envoyer ou recevoir des bits d’adresse ou de données, acquitter la réception d’un octet), mais aussi à cause de la présence éventuelle de plusieurs maîtres qui peuvent tenter de démarrer une communication simultanément.

Compléter le projet Vivado

Si ce n’est pas déjà fait, ouvrez votre projet Computer dans Vivado :

cd $HOME/CoCiNum
./scripts/vivado vivado/Computer/Computer.xpr

Dans le panneau, Flow Navigator, exécutez l’action Add Sources, choisissez Add or create design sources et pressez le bouton Next.

Ajoutez les fichiers source VHDL suivants à votre projet. Tous ces fichiers sont situés dans des sous-dossiers de CoCiNum/src/vhdl.

Choisissez sur quel connecteur d’extension Pmod de la carte Basys3 vous allez brancher votre périphérique I²C. Sur la sérigraphie de la carte, ils portent les noms JA (en haut à gauche), JB (en haut à droite), JC (en bas à droite), et JXADC (en bas à gauche).

Dans le panneau, Flow Navigator, exécutez à nouveau l’action Add Sources, choisissez Add or create constraints et pressez le bouton Next.

Ajoutez au projet Vivado le fichier de contraintes correspondant à votre choix :

L’entité I2CMaster

L’entité I2CMaster est conçue comme un périphérique pour le processeur Virgule. Elle possède deux paramètres génériques :

Et voici la liste de ses ports :

Dans une situation simple avec un seul maître et un seul esclave, la sortie error_o ne sera pas utilisée.

En VHDL, les ports scl_io et sda_io sont déclarés avec le mode inout car ils jouent alternativement les rôles d’entrées ou de sorties.

L’entrée address_i permet d’accéder à deux registres de 32 bits. À l’adresse '1', le registre de contrôle se décompose en plusieurs champs :

L’entité I2CMaster implémente un scénario d’utilisation du bus I²C dans lequel une trame se décompose en :

1. L’envoi d’une séquence contenant au maximum 4 octets.
2. La réception d’une séquence contenant au maximum 4 octets, en provenance du même esclave.

Pour réaliser un tel échange, il faut :

1. Régler send_len_reg, receive_len_reg et slave_address_reg.
2. Écrire dans data_reg pour démarrer la communication. S’il n’y a rien à envoyer (send_len_reg = 0), on peut écrire n’importe quoi dans data_reg.
3. Attendre que evt_o passe à '1'.
4. Lire les octets reçus dans data_reg.

La sortie evt_o sera typiquement reliée au contrôleur d’interruptions.

Modification du système

Paquetage Computer_pkg

Dans le fichier Computer_pkg.vhd, ajoutez des constantes pour définir les caractéristiques des nouveaux périphériques du système :

Entité Computer

Dans le fichier Computer.vhd, complétez l’entité Computer en déclarant les ports du connecteur d’extension que vous avez choisi. Le tableau ci-dessous donne la liste des ports disponibles et leur rôle. Ils sont tous de type std_logic.

Architecture Structural

Dans le fichier Computer.vhd, complétez l’architecture pour intégrer un contrôleur I²C en utilisant les constantes que vous avez ajoutées au paquetage Computer_pkg.

Fichier de contraintes

Le bus I²C nécessite la présence de résistances de tirage pull-up sur les lignes SCL et SDA. Nous allons profiter du fait que les entrées-sorties du FPGA Artix-7 possèdent des résistances internes dont l’utilisation est configurable.

Si vous avez choisi le connecteur JA, par exemple, ouvrez le fichier CoCiNum/src/vhdl/Basys3/Basys3_PmodA.xdc et ajoutez les lignes suivantes :

set_property PULLUP true [get_ports pmod_a3]
set_property PULLUP true [get_ports pmod_a4]

Vous pouvez procéder de la même manière si vous avez choisi un autre connecteur.

Générer le bitstream et configurer le FPGA

Dans Vivado, générez le fichier binaire à charger dans le FPGA : Flow Navigator → Program and Debug → Generate Bitstream.

Si ce n’est pas déjà fait, reliez le connecteur micro-USB de la carte à un port USB de votre PC et mettez la carte sous tension.

Connectez Vivado à votre carte Basys3 : Flow Navigator → Program and Debug → Open Hardware Manager → Open Target → Auto-connect.

Configurez le FPGA : Flow Navigator → Program and Debug → Open Hardware Manager → Program Device.