Dans cet exercice, un spot lumineux est à votre poursuite. À chaque fois que vous actionnez un interrupteur, le spot se déplace vers l’emplacement de cet interrupteur.

Compléter l’architecture

Ouvrez le fichier CoCiNum/src/vhdl/Exercices/Chaser/Chaser.vhd :

cd $HOME/CoCiNum/src/vhdl/Exercices/Chaser
gedit Chaser.vhd &

L’entité Chaser possède les ports suivants :

Port	Direction	Type	Rôle
`clk_i`	Entrée	Logique	Le signal d’horloge global.
`switches_i`	Entrée	Vecteur de 16 bits	État des seize interrupteurs.
`leds_o`	Sortie	Vecteur de 16 bits	Commandes des seize voyants.

Proposez une solution pour détecter les changements d’état des interrupteurs. Votre circuit devra réagir à chaque fois qu’un interrupteur passe de l’état '0' à l’état '1', ou de l’état '1' à l’état '0'.

Il est interdit de faire des détections de fronts sur les interrupteurs en utilisant directement rising_edge ou falling_edge avec le signal switches_i.

Un signal target_index_reg tiendra à jour le numéro du dernier interrupteur actionné. Dans un processus synchrone sur l’horloge, à chaque fois qu’un changement d’état des interrupteurs est détecté, affectez l’indice de l’interrupteur au signal target_index_reg.

Sachant que la fréquence du signal d’horloge clk_i est indiquée par le paramètre générique CLK_FREQUENCY_HZ de l’entité Chaser, réalisez un diviseur de fréquence pour gérer la vitesse à laquelle on passe d’une LED à la suivante.

Le numéro de la LED à allumer sera représenté par un signal led_index_reg. Ce signal sera mis à jour à la fin de chaque cycle de comptage du diviseur de fréquence en respectant le comportement suivant :

Si target_index_reg > led_index_reg, incrémenter led_index_reg.
Si target_index_reg < led_index_reg, décrémenter led_index_reg.

La gestion de la sortie leds_o est identique à celle de l’exercice séquenceur lumineux.

Simuler le fonctionnement du circuit

Démarrez la simulation en utilisant les commandes suivantes :

cd $HOME/CoCiNum/src/vhdl/Exercices/Chaser/tests
make

Le script de test affiche une fenêtre avec une rangée de LED et une rangée d’interrupteurs. Dans des conditions normales, une LED allumée a la couleur verte. Si une LED s’allume en rouge, cela signifie généralement que le signal leds_o(i) vaut 'U' (signal non initialisé), ou 'X' (valeur indéterminée). Voir à ce sujet la section sur le type std_logic.

Agissez sur les interrupteurs et observez l’état des LED.

Vérifiez que vous obtenez le comportement attendu.

Pour afficher les chronogrammes, utilisez la commande suivante :

gtkwave Chaser.ghw

Par défaut, la fenêtre GTKWave n’affiche aucun chronogramme. Déroulez l’arborescence à partir de l’élément top dans le panneau SST en haut à gauche et sélectionnez les signaux à afficher dans la liste Signals en bas à gauche.

Utilisez les boutons de la barre d’outils pour dézoomer: le bouton Zoom fit ajuste l’échelle de temps pour que la durée totale de simulation corresponde à la largeur de la fenêtre.

Créer un projet Vivado

Voici la liste des fichiers nécessaires à la construction du projet. Tous ces fichiers sont situés dans des sous-dossiers de CoCiNum/src/vhdl.

Sous-dossier	Fichier	Rôle
`Exercices/Chaser`	`Chaser.vhd`	Code source de l’entité `Chaser` et de son architecture.
`Basys3`	`Basys3_Clock.xdc`	Fichier de contraintes pour Vivado, définition de l’horloge.
`Basys3`	`Basys3_Leds.xdc`	Fichier de contraintes pour Vivado, définition des LED.
`Basys3`	`Basys3_Switches.xdc`	Fichier de contraintes pour Vivado, définition des interrupteurs.

Si vous ne l’avez pas encore fait, démarrez Vivado à l’aide des commandes suivantes :

cd $HOME/CoCiNum
./scripts/vivado

Créez un nouveau projet en renseignant les informations suivantes :

Page	Champ ou action	Valeur
Project Name	Project name	`Chaser`
	Project location	`CoCiNum/vivado`
	Create project subdirectory	Oui
Project Type		RTL Project
Add Sources	Add Files	Fichiers `.vhd` dans le tableau précédent
	Copy sources into project	Non
Add Constraints	Add Files	Fichiers `.xdc` dans le tableau précédent
	Copy constraints files into project	Non
Default Part	Family	Artix-7
	Package	cpg236
	Speed	-1
	Part	xc7a35tcpg236-1

Pour donner une valeur au paramètre générique CLK_FREQUENCY_HZ de l’entité Chaser, exécutez cette commande dans le panneau Tcl Console de Vivado :

set_property generic CLK_FREQUENCY_HZ=100000000 [current_fileset]

Configurer les optimisations

Ouvrez la fenêtre des paramètres de Vivado : Flow Navigator → Project Manager → Settings.

Dans la catégorie Synthesis, sous le titre Options, le champ Strategy propose une liste des stratégies d’optimisation disponibles à l’étape de synthèse logique du circuit. Choisissez la stratégie Flow RuntimeOptimized.

Dans la catégorie Implementation, sous le titre Options, modifiez le champ Strategy en choisissant également la stratégie Flow RuntimeOptimized.

Accès aux réglages de Vivado, implémentation

Synthétiser et implémenter le circuit

Exécutez cette commande dans la console Tcl pour réduire la gravité de certains messages concernant les affectations de broches :

set_msg_config -id {Common 17-55} -new_severity {WARNING}

Générez le fichier binaire à charger dans le FPGA : Flow Navigator → Program and Debug → Generate Bitstream.

Vivado generate bitstream

Vivado va enchaîner toutes les étapes d’analyse des fichiers sources, de synthèse logique, de placement et routage, pour terminer par la génération d’un fichier binaire à charger dans le FPGA.

À la fin des opérations, la boîte de dialogue Bitstream Generation Completed s’affiche. Choisissez Open Hardware Manager.

Configurer le FPGA

Vérifiez que l’interrupteur d’alimentation de votre carte Basys3 est en position OFF. Le cavalier situé à côté de l’interrupteur doit être en position USB.

Reliez le connecteur micro-USB de la carte à un port USB de votre PC. Mettez la carte sous tension.

En haut du panneau Hardware Manager, pressez Open target et choisissez Auto Connect.

Pressez ensuite Program Device.

Exercice : attrape-moi